(15) 日本医科技 (17)

m公開特許公報 (A)

(1)() 中界出版企业 医电

特開平8-125066 (1)12KB #KEK (1996) SA17B

Billiot Cl.

型別記号 疗内复数毒母

F I

双路数示量所

NOIL 23/12

23/21

A 6921-4E

HOIL 23/12

書覧歴史 永原北 非忠保の担4 FD (全7度)

(11) 出迎后身

MM#6-284536

(71)比重日

平成6年(1994)10月26日

(71) 此既人 000002897

大日本即到薛宝金社

美家都新建区市省加京町一丁目1 # 1 号

720克明者 八木 桜

复宗位新度区市省企业和一丁县 1 号 1 号

大日本印制品式会社内

(72)兒明年 森田 证券

医双氯酚醛医斯罗加狄阿一丁巴 1 卷 1 号


大日本印刷的玄会社内


(74)代管人 弁理士 小四 炸長

(54) 【見明の名称】保証制止型率基体基金とそれに用いられるリードフレーム。及び保証針止型率基体基準の製造方法

(\$7) (复约)

【目的】 芝なる智賀対止奴牛将体系をの本集技化、本 板能化が求められている中、中部体を選バッケージサイ ズにおけるチップの占有をを上げ、年後体を選の小型化 に対応させ、共時に従来のTSOP等の小型パッケージ に難能であった芝なる多ピン化を実装した複数が止置中 版体部盤を提供する。





【以アオスの七世】

。 《拾水准》) 牛果化至于几至于风口匠仁 电电报显示 の選子と最気的には終するための内容は子材と、主義は 生子の双子前の正へ正文してた然へと向くた底区等への 住政のための外部電子部と、飛起内部電子製とお登場子 却とも遺稿するは尽りード系とも一体としたリード型も 技な者。尼はななな権を介して、ピロしてなけており、 - 直つ、回路基底等への実まのためり半田からなる方態章 極を利応は女のをリードのかお除子郎に連ねさせ、少な くとも前記中田からなる方式を採り一貫に非貨配より外。10 方配数子証底に中田からなる方式を指えれまする工作。 部に変出させて思けていることを共化とする世紀月止草 电温度公寓.

【建木厚2】 ・ は木厚)において、半点弁束子の菓子は 半部はま子の双子匠の一丸の辺の耳中心を算上にそって 配置されており、リードがは沈立のは子を放びように対 南し向記一対の辺にない思けられていることを共産とす **る松路到止数半运体负担。**

【雑葉様3】 エミはま子の電子と電気的にお願するた めの内部双子部と、カ部区はと様尺するための方針及子 部と、 紅足内型電子部と外面電子部とも運転する作品リー 18 一ド郎とを一体とし、33万里様子割を、7月戻り一ド型を 介して、リードフレーム面から値交する一方向側に交出 をせ、対向し先は毎月士で連結郎を介しては見する一封 り内野電子包を攻弦なけており、立つ、名外包電子量の 小朝で、 ほぼ リード郎と並なし、一年として全年を保持 する外給包を設けていることを特定とするリードフレー

【錦水項4】 半进体发子の双子供の面に、半退体发子 1億子と電気的に基礎するための内を成子群と、年後は 午の選子街の面へ直交してかぎへと向く外記回算への 18 現のための外部以下部と、 収収内部は予製と方言量子 とも基础するほぼリード部とも一件としたな色のリー 然とを、心味性単れなそかして、含々してなけてお . 旦つ、但知書を与への実状のためのギ田からなられ 竜萑を収記技数のもリードの外部は子部に連絡させ、 なくとも舟記半田からなるの意見塔の一部は御倉部と 外部に裏出させて及けている複数対止数率過去を置め 2方差であって、少なくとも、(人)エッチングロエ で。単導体数子の電子と電気的に右蓋するための内容 予部と、外部回答と指紋するための外部位子部と、収 (1) 7部親子部と外部は平部とも資料する技术リード的と - 体とし、双外観点子似も、は反り一ド化を介して、 - ドフレーム菌から反交すら一方内肌に反出でせ、ガ - 先戦部向土で連絡部モガして住放する一対の外部は 5.毛花女をけており、且つ、それ事業子能の外側で、 !リード蘇と連絡し、一年として文件を保持する力力 及けているリードフレームも作むする工法。(8) (リードフレームの外質電子を終てない面(意義)に : 神を設け、打ちはき食型により、丸肉する内質電子

けられた絶異化とを用ちばず、リートフレームの打ちば かれた武分が末名は3字の第三数にくさようにして、私 延度単級も介して、リートフレーム全にを三点以出子へ なむてる工程。 (C) リードフレームのおね気を含む不 星の気分を打ちばできかによりの飲料品でもご性。 (D) 本選体条子の電子駅と、切断されて、そのはま子 へ信仰された内閣は子郎の先端郎ともウイヤボンディン グしたほに、水理によりた区域子似正のみもた区に点出 コープをはそれはする工程。(E) 在記れれにな出した

とも含むことも特色とする物質対比を本語など思りださ 万亿.

(見勢のお結な反映)

100011

【建築上の利用分針】本民味は、平成なま子をなむする 御舞針正整の中はな家伙(ブラステックパッケージ)に 終し、共に、実験を広を向上をせ、立つ、多ピン化に対 応できる中央体制器とその製造方法に成てる。

100021

【従来の住所】近年、半課は名書は、不具体化、小型化 住前の進歩と電子世間の条性軟化と発揮を小化の傾向 (時間) から、LSIのASICに代表されるように、 ま丁ま丁本書化化、本化的化になってきている。これに 仗い。リードフレームモ用いた灯止気の半年48条プラ ステックパッケージにおいても、その無兄のトレンド M. SOJ (Small Outline)-Lead ed Package) PQFP (Quad Flat ⁹きてヤトませ)のような意思実は包のパッケージも 権で、TSOP (Tin Small Outline Package) の研究による常型化モ王はとしたパ ッケージの小型化へ、さらにはパッケージ内閣の3 4元 化によるテップな的効果由上を目的としたもOC(Le ad On Chip) の鉄道へと途承してでた。しか し、御蘇封止型単端体制使パッケージには、高泉技化。 本義員化ととしに、夏に一層の多ピン化、神変化、小型 化が求めらており、上記収集のパッケージにおいてもチ ップル異似分のリードの引き回しがあるため、パッテー ジの小型化に離界が見入てきた。また、TSOP8の小

テからタビン化に対しても取れが見えてせた。 [00001

【見明が解決しようとする無難】 上記のように、 見なる 在設計止型平点作業をの本集は化、存在以化がよのられ ており、歌舞野止型早組は名遣パッケージの一層の多ピ ン化、月型化、小型化が求められている。本見明は、こ のような状況のもと、幸福祭皇皇パッケージサイズにお けるテップの占有本を上げ、単語は基度の小型化に対応 させ、国等基底への文泉無視も低減できる。 即ち、国界 士を接続する遺滅部とは連起部に対応する反響になった。 申請弁禁囚を持禁しようとするものである。また、内性 基底への実施を底を向上させることができる年間お止型

タパッケージにおいては、リードの引き回し、ピンピッ

に世史のTSOP等の小型パッケージに依頼であった更 なる多ピン化も実現しようとするものである。

[ほ越を解決するための手段] 本発気の能理対止要する **体製器は、年間体系子の基子側の面に、半温は菓子の業** 子と電気的に延旋するための内部電子部と、半速は煮子 の以子前の面へ正文しておおへと向くおお巨斧への存成 のための外部被子群と、前記内部属于群と外部電子話と モ産等する技験リード製とを一体とした甘食のリード的 とを、蛇紋は寒口層を介して、寒寒して立けており、直 10 つ。回録基後時への実なのためのキ田からなる方式を感 そ何だな女のもリードの力量は子郎に基準させ、少なく とも武記年田からなるの名を名の一部は家庭をよりの部 に異出させて立けていることを特別とするものである。 南、上紀において、内部電子器と力製電子器とモーなと した江田のリード部の配列を中枢は黒子の菓子似面上に 二次元的に配列し、外部党督机モキ出ポールにて足成す SEEELDBCA (Ball Cric Arra ソ) タイプの形容対比型半端は基準とすることもでき

【0005】そして、上記において、中華は食子の菓子 は辛基弁以子の菓子面の一丸の辺の耳中心を禁上にそっ て配位されており、リード部は草葉の草子を挟むように 対向し収記一対の辺に沿いなけられていることを特定と するものである。また、本党時のリードフレームは、旅 韓封止収半級体制展用のリードフレームであって、平倉 体裏子の菓子と電気的に基盤するための内部菓子群と、 外部御賀と住民するための外部電子をと、彩記内閣電子 部と外部属子部とそ近はするほぼリード部とモー体と レーム面から変叉する一方向銃に突出させ、対向し気道 部周士で連絡部を介して提携する一対の内部総子部を及 放放けており、 点つ、 各方 部位子供の外側で、は戻り一 ド都と遅起し、一年として全井を依持する外の部を設け ていることを共産とするものである。点、上記リードフ レームにおいて、内容電子器と力部電子器とそれを基础 丁多族成り一ド部とモー体とした最みを放散リードフレ 一ム部に二次元的に配列するしておばすることによりる CA (Ball Grid Array) 9470EB 対止競手場を収益用のリードフレームとすることもでき (8 8.

【0006】本見紙の飲料計止型中間年収益の製造方性 は、中部作品子の粒子側の間に、中間体象子の菓子とな 気的に起源するための内部総子部と、中国体景子の総子 朝の暗へ在交して九郎へと向くガジ世話への甘欢のため の外部は子部と、以記内部は子部と外部は子部とも温は する後載リード部とモー体とした復乱のリード部とモ、 絶典技者材度を介して、商与して設けており、立つ、後 発品紙等への支出のためのキ田からなる方式を見られる 存在のちリードのガジは子供におなさせ、 ルカノントの ・・・

足年色からなる方式で低の一個に収拾的ようりませる。 させて低けている前角対点気を進み来るの料法方法です うて、少なくとも、(A)エッチング灰工にで、主張は ま子のま子と名気的にはまてるための内部電子部と、方 部価等と見扱するための外配度子配と、 和記内部放子型 と外耳は子沢とを選びてる方尺リード記とを一体とし、 なお野菜子都を、草及リード最も分して、 リードフレー ム都から正文する一方向的に兵士させ、 万向し 先輩 配筒 土で産は貫を介しては戻する一月の内足 忍子 釘を 花葉 ご けており、夏つ、もた星葉子型の方面で、水ボリートの と連絡し、一体として全身を住所する力や鬼を恐けてい るリードフレームもかおする工管。(8) 収定リードフ シームのガ思珠子芸剣でない節(新聞)に 地量 なを政 け、打ちはも会型により、対向する内閣維子都領士を放 数する連絡部と試達は単に対応する位置に設けられた地 中央とも打ちはせ、リードフレームの打ちはかれた部分 が年後は菓子の菓子をにくるようにして、私之性を杉を 介して、リードフレーム全体モキ選はエテへ存在する工 権。(C)リードフレームの力や怠をさむ不要の似分を 打ちなき会型により切断的生する工程。(D) 半級 体型 子の電子側と、切断されて、キ島は息子へは載された内 蘇囃子部の先は感とモワイヤボンデイングした後に、何 雄によりガヌは子皇帝のみそガ皇に意出させて全々を封 止する工程。(E) 数記がおに貫出したが創設子配置に 平田からなうが彦母者を作むする工程。 とそさ ひことそ 特殊とするものである。

[0007]

【作集】本見明の推算好止気半導体制度は、上記のよう な状成にすることにより、平常体収度パッケージサイズ し、私お献徒予算を、は取り一下部を介して、リードラ 30 におけるチップの占ままも上げ、中華体制度の小型化に 対応できるものとしている。かち、半年の女性の国特基 版への実装を住を延載し、巴第基督への実験を表の向上 を可能としている。なしくは、内閣総子は、外部総子は とモー弁とした注意のリード賞を本場体象子間に始め技 らっこ ビガレて都定し、 お兄が馬地子参に 半田 からなる 外部電腦部を連絡させていることより、名間の小型化を 旅走している。そして、上記の思からなる外部電信部 を、卓越共享予節に共平方な名で二次元的に記れてるこ とにより、甲基件製品の多ピン化も可能としている。 ホ 母からなる力量を延載を平田ポールとし、二次元的には 外部電視器を配列した場合にはBCAタイプとなり、中 海外集配のタビン化にも対応できる。また、上記におい て、中国作品子の唯子が申请は女子の唯子書の一分の辺 の時中心部界上にそって記載され、リード部に発表の域 子を乗むように対向しれ足一対の辺に沿い立けられてお り、成果な装造とし、量素性に悪した鉄道としている。 本見明のリードフレームは、上足のような映成にするこ とにより、上記製料料止型本版製品の製造を可能とす るものであるが、過せのリードフレームと民体のエッチ

とがてもら、二見経の世界に止気するは公式の最後方法 は、上花リードフレームを思いて、リートフレームの丸 意味子起剤でない面(お面)に見及れる面は、打ちはも 重型により、 万向する内部は子配向士を展及する選及器 とは連絡部に対応する意思に置けられた地質材とを打ち **はき、リードフレームの打ちはかれた部分が本温体表子** の菓子郎にくろようにして、前花は草材を介して、リー ドフレーム全はモビ出は五千へ存むし、リードフレーム のみや肌を含む不多の包分を打ちはき必要により切断性 去することにより、休郎之子と力は母子を一はとしたは、10 うも多な半点に久間上に信むした。 で見味の、半点は果 星の小型化が可能な、且つ、多ピン化が可能な無線料止 型半導化基度の作品を可比としている。

100083

【実施例】本見朝の単設打止型を幕件単位の実施例を以 下、日にそって取明する。日(4)は本文を外部は対 止型半高年状況の断定数は区であり、殴」(6)は質量 の森後回である。国)中、100に原設別止災半三年集 度。101は中間は無子、102はリード点、102A リード部、101Aに双子属(パッド群)、103ほつ イナ、1044は絶縁性常料、105は医数型、106は 半田(ペースト)からなるれな気低である。 本実施判据 育賀止型半級年基在は、ほどするリードフレームモ無い たもので、内部除于部102人、力器除于部1028を 一体としたし字型のリード部102そ多数年間発展子1 0.1 上に始後度要材 1.0 くそ介して厚底し、息つ、力器 粒子部1028先にマ田からなるが低を低を形なむ10 5 より外部へ矢出させて立けた。パッケージを住が弩半 選体学院の面接に接当する配質打止製料基件基準であ り。回路基底へ放射される点には、半田(ベースト)を 俗称。 思化して、 力料電子第1028か分 多年時と電気 的比较级艺术名。本文范内聚取到北京中华中华发生。 1 (b) に示すように、半点の菓子101の菓子製 (パ ッド部)101人はキモな菓子の中心はしはぞろれ向し て2日づつ。中心無しに行って記憶をれており。リード 質1020、内部電子部102人が森記電子部(パッド 益) に知った位置に半部株式子101の前の方向に中心 なを放ふ対向するように配置されている。 力配度予配) 0.2.8 は内部電子数102人から注釈リード数102C を介して利力で位位し、ほぼ年年4条子の新妻とでに渡 10 - た位置で半導体を平面に延欠する方向に、 豚放りード 102Cがレギに食がり、お似は子思1028にその先 ■に収置し、年級年息子の匠に平万な匠方向で一次元的 :配列をしている。かち、中心はしも飲みで刃の外形飛 ¹器102日の配列を放けている。そして、8カゼ年子 『仁道結させ、平田(ペースト)からならの立ち感!0 ・毛刺攻撃105よりが目に攻出させて立けている。 3. 純純技度材 1 0 4 としては、 1 0 0 ± m年のボリイ

• . .

と言いて思いたが、他には、シリコンズのボリイミドリ TA)~15(巨友へ一クライトは気食性)や単理化学 度复见HC52C0(医阴禁延属式全位位置) 实际的理 げられる。上花実施門では、 4田ペーストからなる力量 で低であるが、 この気分は年色ボールに代えても良い。 南、本天見的権限制止数率減年3回は、上足のように、 パッケージを在かれ平る在名意の正体に発音する。心は 的に小型化されたパッケージであるが、食み方向につい ても、4.1、0mm乗以下にすることができ、展撃も向 共に連ぶてきるものである。 エヌ現内においてはれがな 医まも、4点件タ子のなテ基(パッド件)に付いて外に 紀月したが、中国体象子の電子の収集を二次元的に配置 し、六郎県千郎と外部は千貫との一体となった見みを頂 な。 本語は象子の ほ子を制に二次元的に配列して存成す もことにより、本成は至子の、一層の多ピン化に十分対 ETES.

【0009】 広いで、本見県のリードフレームの玄英帆 を思げ、区にもとづいて広帆する。 本芸品会リードフレ ームは、上記文応興を選択名在に思いられたものであ は内部は千年、1028にた民権子郎、102Cに対抗(10) る。B2に実際例リードフレームの平面配を示すもの で、回2中、200はリードフレーム、201に内部は 子鄉。202は外部電子部、203は征款リード部、2 0.4は名は多。2.0.5 は力や低である。 リードフレーム は428金(Ni42%のFe8金)からなり、リード フレームのなさは、内部位子側のある程内部で 0、 0 5 mm、力質粒子部のある厚柔部で O、 2 mmである。内 部総子部の対向する先端部開士を連続する道路部205 も深典(0、05mm厚)に形式されており、後述する 本屋体状況もか製する皿の打ちはき食気にて打ちはきし 長い製造となっている。 本実元例では外配電子係202 は九杖であるが、これに産業はされない。また、リード フレームタおとして4 2合金モ用いたがこれに発定され ない。似る含までも良い。

[0010] 次に、上記言第六リードフレームの製造方 たも思も思いて原準に改勢する。 思々は本実異れリード フレームを製造した工程を示したものである。先ず、4 2 音乗 (N i 4 2 ×の下 e 音乗) からなる。 # 2 0 . 2 mmのリードフレーム意製300を印度し、底の出版を 放射等を行いれて成件の難した(即之(a)) は、リー ドフレームをは300の概器に手充れのレジスト301 モ皇軍し、収益した。(即3(6))。

よいで、リードフレーム 京 は 3 0 0 の 純佐から系定のパ グーン草を乗いてレジストの系定の部分のみに育光を行 った後、獣色蛇鹿し、レジストパターン301人をお成 した。 (回3 (c))

典レジストとでしば意文応化を式会社会のネガ監査状レ ジスト (PMERレジスト) も世界した。次いで、レジ ストパターン301AE制度制度単として、57~c、 ド系の熱可型性が意取HMI22C(B立た成長区章)18 村300の長度からスプレイエッチングして、おお母は

の年度区が区でにデモバシリードフレーニモはなした (23 (c)). E2 (b) OU. E2OA) - A2C おける場面はてある。このは、レジストをお乗したほ。 氏序処理を経したは、 原之の足所(内部は子針分を含む 保承) のみにまメッキを見を行った。 (都3 (e)) 出、上記リードフレームの製造工技においては、図 2 (b) に示すように、厚た都と森木都も形成するため、 力配量で形成面面からのエッテング (水台) を多く行 い、反対反対からは少なのにエッチング (耳片) モガっ た。また、セメッキに代え、オメッチやパラジウムメッ(18) 食の平田が持られれば良い。 キでも長い。上記のリードフレームの口込方点は、1ヶ の中央は気気をお似てるために必要なリードフレーム! グの製造方法であるが、 達不は主意性の色から、リード フレーム事材もエッテングの工するは、必2にポナリー ドフレームを複数機器がけした状態で作製し、上記のエ 理を行う。この場合は、即2に示すの於据205の一家 に連絡する仲料(配示していない)モリードフレームの 外側に設けて低付け状態とする。

【0011】本に、上足のようにしては煮されたリード フレームを思いた。本見明の常度対止気率温度及症の以 18 進方はの実足例を際にそって放析する。区々は、ま実施 興根職員止型中導体禁業の製造工程を示すものである。 ■3に示すようにして存在されたリードフレーム400 の外部電子部402形成節(云面)と対向する裏部に、 ポリイミド系無径化型の発品なな材(ナーブ)401 《日立化成株式会社型、HM122C》を、400° C. 6 Kg/m' で1. 0 か充圧率して貼りつけた (型 4(a))。この以外の平距回を図るに示す。この状力 ち払き会型405A、4058にて(図4(b))、ガ 南する内部維子製の先端属を運給する運転割403と、 10 その部分の絶数益者は(テープ)401とそのちばい た。 (数4 (c))

大いで、外内打ちほどお上び丘を黒土型406人、40 6 日を用い、外の個404を含む不管の部分を切り向す (簡4(d))と素質に、純単性単以404を介して中 将体系牛407上にリード郎408の急圧をも行った。 (職4(e))

尚。この数4(d)に示す。 かだりードとを感してリー ドフレーム全体を支えているのおお204を含む不良の 部分を切り取しは、食料が止したほに行っても良い。こ (6) の場合には、送本の草屋リードフレームを尽いたQFP パッケージョのようにデムパー (8をしていない) モゴ けると思い。リードは410モキ草を菓子411へ存在 した後、ワイヤーもしょにより、キェロスデのステ(パ アド) 411人とリード部410の内立電子410人と を電気的に延昇した。(包4(1)) その後。所定の企型を尽い、エポキシネの皆な415で リード部410のガダロ子部4108のみを展出させ て・全体を封止した。(四4(g)) ここでは、耳周の主型(卒ぶしていない)を思いたが

死之の面(弁針な子を)も見しがなり止てまれば、シャ しもを繋ば必要としない。次いで、食出されている方式 以子郎410B上に半田ペーストモスクリーン印制によ り生不し、平田(ペースト)からなる刃武司塔らしるモ 作品し、本見明の智顗が入止型中国作品度を作品した。 (B4 (h))

.

母。平田からなる方都を貼る)6の作者は、スクリーン 即駅に発走されるものではなく、リフローまたはポッテ イング等でも、色質基底と半端は名葉との形式に七葉な

[0012]

【発明の効果】本発明は、上足のように、 夏以る前膝打 止型年級は表現の高泉性化、高島純化が求められる状況 のもと、申請弁禁律パッケージサイズにおけるテップの 占有即を上げ、中級体制者の小型化に対応をせ、国外基 低への実な感力を危风できる。如5、回路高低への実表 を成を向上させることができる油食品屋の食気を可能と したものであり、保険に従来のTSOP等の小型パッケ ージに個点であった更なるまピン化を実現した例程料止 型単級体状度の提供を可能としたものである。

【四面の京年な故戦】

【節1】実際例の複数別人製料温度器面の最高製造像型 化重量量以数

【日2】 大馬州のリードフレームの平面田

【②3】 共和州のリードフレームの製造工芸器

【数4】実施列の展覧対止型申集体整備の製造工管部

【図5】 実施術のリードフレームに絶縁肢材を辿りつ けた状長の年配路

【万号の意味】

3 0 0

301


. . . .

100	新四对止图本理 体配理
1 0 1	. 华基件象子
101A	電子部 (パッド部)
102	リード部
102A	
1 0 2 B	外部电子器
102C	がボリード部
103	714
104	地址推电杆
105	" 雅拉娜
106	半田(ベースト) からなるガギ
R M	
200	リードフレーム
2 0 1	内界电子部
2 0 2	力 郭隆子 部
203	かはリード島
204	雑な物
2 0 '5	71 10 18

リードフレームまれ

レジスト

半进作业子



4 1 1

303A

3 0 3 B

まメッキ化

リードフレーム **た品は名は(テープ)**

7. P. SI


304

305

3 0 6

400

4 0 2



(0)

Japanese Patent Laid-Open Publication No. Heisei 8-125066

[TITLE OF THE INVENTION]

Resin Encapsulated Semiconductor Device, Lead Frame Used Therein, and Fabrication Method for the Encapsulated Semiconductor Device

[CLAIMS]

5

20

- 1. A resin encapsulated semiconductor device 10 comprising:
 - a semiconductor chip;
- a plurality of leads fixedly attached to a terminalend surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the 15 leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and

outer electrodes each connected to the outer terminal 25 portion of an associated one of the leads and made of

solder to allow the semiconductor device to be mounted on a circuit board, at least a part of th outer leads being externally exposed from a resin encapsulate.

2. The resin encapsulated semiconductor device according to claim 1, wherein the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets.

3. A lead frame comprising:

20

a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other;

each of the outer terminal portions of the leads
being protruded in a direction orthogonal to a lead frame

surface via an associated one of the connecting lead portions;

the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively;

5

10

connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and

an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame.

15
4. A method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive-interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit,

and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of:

5

10

15

20

25

(A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions, - the inner . lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form

an integral structure together, thereby protecting the entire portion of the lead frame;

- (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the schiconductor whip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween;
- (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions;
- (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and
- (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

5

10

15

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resin encapsulated semiconductor device (plastic package) in which a semiconductor chip is packaged, and more particularly to a semiconductor device configured to achieve an improvement in mounting density or to have a multi-pinned structure and a method for manufacturing such a semiconductor device.

10 [DESCRIPTION OF THE PRICE ART]

5

15

20

25

• • • • • • • •

Recently, semiconductor devices have been developed to have a higher integration degree and a higher performance by virtue of developments of techniques associated with an increase in integration degree and miniaturization and in pace with the tendency of electronic appliances to have a high performance and a light, thin, simple, and miniature structure. A representative example of such semiconductor devices is an ASIC of LSI. instance, developments of resin encapsulated semiconductor device plastic packages have been advanced from surfacemounting packages such as SOJs (Small Outlined-Leaded Packages) or QFPs (Quad Flat Packages) to packages having a miniature structure mainly achieved in accordance with a thinness obtained by virtue of developments of TSOPs (Tin Small Outline Packages) or to LOC (Lead On Chip) structures

adapt d to achieve an improvement in the chip packaging efficiency by virtue of developments of an internal threedimensional package structure. In addition to an increase in integration degree and improvement in performance, there has also been growing demand for an increase in the number pins, thickness, and miniaturization of encapsulated semiconductor packages. the In above mentioned conventional packages, however, there is a limitation in miniaturization because those packages have a structure in which leads are arranged around a chip. Similarly, leads are arranged around a chip in the case of miniature packages such as TSOPs. In such packages, there is also a limitation in increasing the number of pins due to the pin pitch used.

15

20

25

.

10

5

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

As mentioned above, there has been demand for an increase in integration degree and improvement in performance of resin encapsulated semiconductor devices. Also, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In such situations, the present invention makes it possible to increase the occupancy degree of a chip in a semiconductor package with a limited size while reducing the mounting area of the

semiconductor package on a circuit board to achieve a miniaturization of the resulting semiconductor device. That is, the present invention is adapted to provide a resin encapsulated semiconductor device capable of achieving an improvement in the mounting density thereof on a circuit board. Also, the present invention is adapted to achieve an increase in the number of pins which is difficult in miniature packages such as conventional TSOPs.

10 [MEANS FOR SOLVING THE SUBJECT NATTERS]

5

15

20

25

The resin encapsulated semiconductor device of the present invention is characterized in that it comprises: a semiconductor chip; a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the

leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of th outer leads being externally exposed from a resin encapsulate. The above semiconductor device can be embodied into a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor whip and forming the outer electrodes in the form of solder balls.

5

10

15

20

25.

The above semiconductor device is also characterized in that the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. The lead frame of the present invention is characterized in that it comprises: a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be

connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions; the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively; connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame. The above lead frame can be embodied into a lead frame for a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

15

20

25

The present invention is also characterized by a method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached

10

15

20

25

to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to b electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a encapsulate, comprising the steps of: (A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a

lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame; (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween; (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions; (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and

5

10

15

20

25

The Contraction

encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

[FUNCTIONS]

10

15

20

25

With the above mentioned configuration, the resin encapsulated semiconductor device of the present invention can increase the occupancy degree of the chip while achieving a miniaturization thereof. That is, the resin encapsulated semiconductor device is capable of reducing the mounting area thereof on a circuit board and achieving an improvement in the mounting density thereof on the circuit board. In particular, the present invention achieves a miniaturization of the semiconductor device by fixedly attaching a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other to a surface of a semiconductor chip by an insulating adhesive layer interposed between the semiconductor chip and the leads, and connecting outer electrodes made of solder to the outer terminal portions, respectively. Also, the present invention achieves an increase in the number of pins in the semiconductor device by arranging the outer electrodes made of solder in a two-

dimensional fashion on a plane parallel to the surface of the semiconductor chip. Where the outer electrodes made of solder are formed in the form of solder balls and arranged in a two-dimensional fashion, a BGA type semiconductor device capable of achieving an increase in the number of pins can be obtained. In the above semiconductor device. the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. Thus, the semiconductor device has a simple structure suitable in regard to productivity. frame of the present invention makes it possible to mentioned resin encapsulated fabricate the above semiconductor device by virtue of there above mentioned However, this lead frame can be configuration thereof. fabricated using a half etching method during an etching process as used for conventional lead frames. The method for fabricating a resin encapsulated semiconductor device in accordance with the present invention involves the steps of applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out

. 20

15

20

the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween, and cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the Thus, a plurality of leads each cut-off portions. including an inner terminal portion and an outer terminal portion integral with each other are mounted on a semiconductor chip. Accordingly, the present invention makes it possible to achieve a miniaturization of In accordance with the present semiconductor devices. invention, it is also possible to fabricate a resin encapsulated semiconductor device having an -increased number of pins.

20

25

5

10

15

[EMBODIMENTS]

Hereinafter, embodiments of the present invention associated with resin encapsulated semiconductor devices will be described in conjunction with the annexed drawings.

Fig. 1A is a cross-sectional view schematically

illustrating a resin encapsulat d semiconductor device according to an embodiment of the present invention. Fig. 1B is a perspective view illustrating an essential part of the resin encapsulated semiconductor device. Figs. 1A and the reference numeral 100 denotes the resim encapsulated semiconductor device, 101 a semiconductor chip, 102 leads, 102A inner terminal portions, 102B outer terminal portions, 102C connecting lead portions, 101A contacts (pads), 103 wires, 104 an insulating adhesive, 105 a resin encapsulate, 106 outer electrodes made of solder (paste), respectively. The resin encapsulated semiconductor device according to this embodiment is fabricated using a lead frame which will be described hereinafter. In this resin encapsulated semiconductor device, a plurality of L-shaped leads 102, each of which has an inner terminal portion 102A and an outer terminal portion 102 integral with each other, are mounted on a semiconductor chip 101 by means of an insulating adhesive 104. An outer electrode 106, which is made of solder, is attached to each outer terminal portion 102B. The outer electrode 106 is outwardly protruded from a resin encapsulate 105. The resin encapsulated semiconductor device configured as mentioned above has a package area substantially equal to the entire area thereof. When this semiconductor device is mounted on a circuit board, the

5

10

15

20

solder is melted and then solidified to allow the outer terminal portions 102B to be electrically connected to an external circuit. In the resin encapsulated semiconductor device according to the illustrated embodiment, contacts (pads) 101A provided at the semiconductor chip 101 are arranged in pairs along a center line L of semiconductor chip 101 at opposite sides of the center line L in such a fashion that contacts included in each contact pair face each other. The outer terminal portion 102B of each lead is spaced apart from the inner terminal portion 102A of the lead. Between the inner and outer terminal portions 102A and 102B; a connecting lead portion 102C is interposed. The connecting lead portion 102C of each lead is bent in a direction orthogonal to the major surface of the semiconductor chip at a position near an associated one of the side surfaces of the semiconductor chip 101, so that it has an L shape. In each lead, the outer terminal portion 102B is arranged at an end of the connecting lead portion 102C. The outer terminal portions 102B of the leads are arranged in a one-dimensional fashion on a plane parallel to the major surface of the semiconductor chip That is, the outer terminal portions 102B are arranged in two lines at opposite sides of the center line As mentioned above, one outer electrode 106 made of solder is connected to the outer terminal portion 102B of

5

10

15

20

each lead and outwardly exposed from the resin encapsulate 105.

For the insulating adhesive 104, a polyimide-based thermoplastic adhesive having a thickness of 100 µm (HM122C manufactured by Hitachi Chemical Co., Ltd.) is preferably used. Alternatively, a silicon denaturalized polyimide adhesive (ITA1715 manufactured by Sumitomo Bakelite Co., Ltd.) or a thermosetting adhesive (HG5200 manufactured by Tomoekawa Papermaking Co., Ltd.) may be used. Although ou er electrodes made of solder paste are used in the illustrated embodiment, solder balls may be used.

5

10

15

20

25

mentioned above, the resin encapsulated the semiconductor device according to illustrated embodiment has a package area substantially equal to the entire area thereof. That is, the illustrated embodiment of the present invention provides a package having a compact structure in regard to area. In accordance with the present invention, a thinned package structure can also be provided in that it is also possible to reduce the package thickness to about 1.0 mm or less. Although the outer electrodes have been described as being arranged in two lines along the contacts (pads) of the semiconductor chip, they may be arranged in a two-dimensional fashion. This is achieved by arranging contacts of the semiconductor chip in a two-dimensional fashion. On the surface of the

semiconductor chip arranged with those contacts, a plurality of terminal sets each having an inner terminal and outer terminal integral with each other are arranged in a two-dimensional fashion. In this case, it is possible to fabricate a semiconductor device using a semiconductor chip with an increased number of pins.

An embodiment of the present invention associated with a lead frame will now be described. The lead frame according to this embodiment is adapted to be used in the above mentioned semiconductor device. Fig. 2 is a plan view of the lead frame according to this embodiment. Fig. 2, the reference numeral 200 denotes a lead frame, 201 inner terminal portions, 202 outer terminal portions, 203 connecting lead portions, 204 a connecting portion, and 205 an outer frame portion, respectively. The lead frame is made of 42 ALLOY (namely, an Fe alloy containing 42% Ni). The lead frame has a thickness of 0.05 mm at its thinner portion, that is, the inner terminal portions, and a thickness of 0.2 mm at its thicker portion, that is, the outer terminal portions. The connecting portion, which connects facing tips of the inner terminal portions to each other, has a thickness of 0.05 mm corresponding to that of the thinner portion. This connecting portion has a structure capable of allowing an easy punching thereof in the fabrication of the semiconductor device, as described

10

15

20

hereinafter. Although the outer terminal portions 202 have a ball shape in the illustrated embodiment, they are not limited to this shape. Also, although the lead frame has been described as being made of the 42 ALLOY, it is not limited to this material. For the lead frame, a copper-based alloy may be used.

5

10

15

20

25

er der gegen der gestellen zwei der zu

Now, fabrication of the lead frame according to the illustrated embodiment will be described in brief. Fig. 4 illustrates a process for fabricating the lead frame according to the illustrated embodiment. First, a lead frame blank 300 having a thickness of 0.2 mm was prepared which is made of a 42 ALLOY (an Fe alloy containing 42% Ni). The prepared lead frame blank 300 was then subjected to a cleaning process, thereby removing grease from the surfaces thereof (Fig. 3a). Subsequently, photoresist films 301 were coated over both surfaces of the lead frame blank 300, respectively. The coated photoresist films 301 were then dried (Fig. 3b).

Using desired pattern plates, the photoresist films 301 on both surfaces of the lead frame blank 300 were exposed to light at their desired portions. A developing process was then conducted to the light-exposed photoresist films 301, thereby forming photoresist patterns 301A.

For the photoreist films, a negative liquid-phase resist (PMER resist) manufactured by Tokyo Ohka Co., Ltd.

was used. Using the resist patterns 301A as anti-etch films, the lead frame blank 300 was subjected to a spray etching process at both surfaces thereof. The spray etching process was conducted using a ferric chloride solution of 48 BAUME at 57 °C. Thus, a lead frame having a structure of Fig. 2a was obtained (Fig. 3d). Fig. 2a is a plan view of the lead frame. Fig. 2b is a cross-sectional view taken along the line A1 - A2 of Fig. 2a. Thereafter, the remaining photoresist thin films were peeled off. The resulting structure was then subjected to a cleaning process. A gold plating process was subsequently conducted for desired portions of the lead frame, that is, regions including inner terminal portions (Fig. 3e).

5

10

15

20

25

Commence with the second of the second of

In the fabrication process of the lead frame, the etching process was conducted with a large etch depth at one major surface of the lead frame blank where outer terminal portions are to be formed, and with a small etch depth at the other major surface of the lead frame. place of the gold plating, silver or palladium plating may be utilized. The above mentioned lead frame fabrication process is adapted to manufacture a single lead frame required for the manufacture of a single semiconductor device. In terms of productivity, however, the etching process is conducted for lead frame units corresponding to the single lead frame shown in Fig. 2. To

this end, a frame member (not shown) is provided at a desired portion of the peripheral edge of the lead frame so as to connect a desired part of the outer frame portion 205 shown in Fig. 2 to a corresponding one of an adjacent lead frame.

5

10

15

20

Using the lead frame fabricated as mentioned above. the resin encapsulated semiconductor device according to the present invention was fabricated. Now, a method for fabricating the resin encapsulated semiconductor device in accordance with an embodiment of the present invention will be described. Fig. 4 illustrates the method fabricating the resin encapsulated semiconductor device in accordance with the embodiment of the present invention. A polyimide-based thermosetting insulating adhesive (tape) 401 (HM122C manufactured by Hitachi Chemical Co., Ltd.) was applied to one surface, formed with the outer terminal portions 402, of the lead frame 400 fabricated as in Fig. 3 and the outer surface of the lead frame 400 using a hot pressing process conducted at 400 °C and 6 Kg/m² for 1.0 second Fig. 4a). The resulting structure is shown in Fig. 5 which is a plan view. Thereafter, the connecting portions 403 connecting facing tips of the inner terminal portions were punched using punching dies 405A and 405B (Fig. 4b). Also, portions of the insulating adhesive

(tape) corresponding to those connecting portions 403 were punched (Fig. 4c)

Subsequently, unnecessary portions of the lead frame including the outer frame 404 were cut off using outer frame punching and pressing dies 406A and 406B (Fig. 4d). The lead frame was then bonded to a semiconductor chip 407 at its leads 410 under pressure while applying heat (Fig. 4e).

5

10

15

20

····.

The process for cutting off the unnecessary portion of the lead frame including the outer frame 404 supporting the entire portion of the lead frame along with the connecting lead portion, as shown in Fig. 4d, may be carried out after an resin encapsulating process. In this case, dam bars (not shown) are preferably provided, as in QFP packages typically using a lead frame having a single layer structure. After the mounting of the leads 410 on the semiconductor chip 411, the inner terminal portion 410 of each lead 410 was electrically connected to an associated one of terminals (pads) 411A of the semiconductor chip 411 (Fig. 4f).

Subsequently, an epoxy-based resin 415 was molded to encapsulate the resulting structure while exposing the outer terminal portions 410B of the leads 410 using a desired mold (Fig. 4g).

Although a specific mold (not shown) was used for the above process in the illustrated case, use of such a die may be unnecessary in so far as the resin encapsulating process can be conducted under the condition in which desired portions (outer terminal portions) of the lead frame are left. Thereafter, a solder paste was coated on the exposed outer terminal portions 410B in accordance with a screen printing process, thereby forming outer electrodes 416 made of solder (paste). Thus, the fabrication of the resin encapsulated semiconductor device according to the present invention was achieved (Fig. 4h).

Although the formation of the outer electrodes 416 made of solder has been described as being achieved using a screen printing process, it may be achieved using a reflow or bonding process in so far as an amount of solder required for a connection of the semiconductor device to a circuit board is obtained.

(EFFECTS OF THE INVENTION)

5

10

15

• •

As apparent from the above description, the present invention makes it possible to increase the occupancy degree of a semiconductor chip in a semiconductor package in situations requiring new resin encapsulated semiconductor devices having a highly integrated structure while exhibiting a high performance. The present invention

also makes it possibl to reduce the area of the semiconductor device on a circuit board in order to cope with a compactn ss of the s miconductor d vice. That is, the present invention can provide a semiconductor device capable of achieving an improvement in the mounting density on a circuit board. At the same time, the present invention can provide a resin encapsulated semiconductor device having a new multipinned structure which could not be realized in compact packages such as conventional TSOPs.

5

Service and the service of the servi